R & S和Synopsys为加速LTE/LTE-Advanced设计达成战略合作
2011-05-31 17:26:17 来源:大比特半导体器件网 点击:1069
【哔哥哔特导读】新思科技有限公司与无线和移动行业测试与测量解决方案主要供应商罗德与施瓦茨公司(Rohde & Schwarz,简称R&S公司)今天宣布形成战略合作关系,以加速服务于下一代LTE和LTE- Advanced标准的芯片、手机和基站的设计和验证。
摘要: 新思科技有限公司与无线和移动行业测试与测量解决方案主要供应商罗德与施瓦茨公司(Rohde & Schwarz,简称R&S公司)今天宣布形成战略合作关系,以加速服务于下一代LTE和LTE- Advanced标准的芯片、手机和基站的设计和验证。
全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司(Synopsys, Inc., 纳斯达克股票市场代码:SNPS)与无线和移动行业测试与测量解决方案主要供应商罗德与施瓦茨公司(Rohde & Schwarz,简称R&S公司)今天宣布形成战略合作关系,以加速服务于下一代LTE和LTE- Advanced标准的芯片、手机和基站的设计和验证。Synopsys为此项合作提供了其在算法设计和验证解决方案领域内的优势技术,包括符合标准的参考库;R&S公司则提供了它的信号发生器方面的专长以及在全球研发、验证、生产和服务中广为应用的、业经验证的测试和测量解决方案。
Synopsys公司算法设计产品System Studio和SPW中 的LTE库包括标准中定义的各种发射机模型和物理信道,以及可以作为参考的各种理想接收机的功能模型。该库提供了上行和下行发送和接收的端到端的模拟链路。通过合作,Synopsys公司的LTE库,包括即将发行的LTE-Advanced增强版,将针对R&S公司的测试和测量解决方案进行验证,大大提高了算法设计师实现符合标准设计的信心。从信号发生器开始,R&S公司的测试仪器将能够自动从Synopsys的仿真环境中获得配置。由于典型的配置包括100多个参数,这种整合显著减少了实现正确的设置所花费的时间。它还减小了由于配置不一致而经常在实验室系统集成过程中损失数天时间的风险。
“作为Synopsys的SPW算法设计和分析产品和R&S公司信号发生器解决方案的长期用户,这个整合的标准验证方式大大减少了实现第一次测试的时间,使我们的算法设计师和系统集成工程师之间能进行最有效的互动,” InterDigital工程管理总监Robert Peloso说。 “为了向标准组织和其他合作伙伴做出可靠的贡献,我们在仿真与硬件测试中依靠符合标准的信号发生器。通过确保仿真和硬件测试之间的完全符合,使我们对这种验证方法有了更高一层信心。同样重要的是,把我们的先进解决方案可以更快地推向市场以帮助无线技术更快地向前发展。”
由第三代伙伴计划(3GPP)实现标准化的LTE和LTE-Advanced标准,是当今如GSM和WCDMA/ HSPA等移动通信技术的进一步演化发展。采用LTE/LTE-Advanced的主要目的是通过提高峰值和平均数据吞吐量,以及大幅度减少延迟来满足对移动宽带数据的需求激增。这些改进再结合更简化的网络架构,使服务供应商降低了运营和维护费用。
“Synopsys从很早的GSM时代开始就一直是领先的无线算法设计团队的供应商。与R&S公司的合作使我们能够通过提供最快的仿真技术及验证的参考模型,来提供更多的用户价值,” Synopsys IP和系统高级营销副总裁John Koeter说: “凭借这项‘从设计到实验室’的合作技术,我们希望我们的用户能够显著缩短达到量产的时间。”
“有了这项战略合作,我们能够提供完整的解决方案,它将系统设计和硬件原型验证无缝地紧密连接在一起,”R&S公司测试与测量部负责信号发生器、功率计、音频分析仪的总监Wolfgang Kernchen说: “系统仿真用户将受益于R&S公司在测试与测量方面的优势,而测试仪器的用户将可尽量减少针对仿真结果来验证芯片的努力。我们很高兴我们已经找到了与R&S公司有相同价值观的一家战略合作伙伴,并期待着这个良好的商业关系将在市场上提供独一无二的价值。”
本文为哔哥哔特资讯原创文章,未经允许和授权,不得转载,否则将严格追究法律责任;
新思科技有限公司日前宣布:推出基于全新VIPER架构的DiscoveryTM 系列验证知识产权(Verification IP,简称VIP)。它完全采用SystemVerilog语言编写,并对UVM、VMM和OVM方法学提供原生性支持;因此Discovery VIP为加快并简化最复杂系统级芯片(SoC)设计的验证工作提供了内在性能、易用性及可扩展性。
全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司日前宣布:即日起推出面向多种180纳米工艺技术的DesignWare® AEON®非易失性存储器(NVM)知识产权(IP)。
灿芯半导体与新思科技有限公司(Synopsys, Inc.,)及中芯国际深度合作,使灿芯自主研发的40nm芯片一次性流片成功。这颗芯片集成了Synopsys DesignWare® 嵌入式存储器和逻辑库,以及中芯国际自主研发的PLL、I/O等关键IP部件,成功验证了灿芯半导体在40nm工艺线上的前端和后端设计流程。
灿芯半导体与新思科技有限公司(Synopsys, Inc.,)及中芯国际深度合作,使灿芯自主研发的 40nm 芯片一次性流片成功。这颗芯片集成了 Synopsys DesignWare? 嵌入式存储器和逻辑库,以及中芯国际自主研发的 PLL、I/O 等关键 IP 部件,成功验证了灿芯半导体在 40nm 工艺线上的前端和后端设计流程。
全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司(Synopsys, Inc., 纳斯达克股票市场代码:SNPS)日前宣布,北京集成电路设计园与新思科技的合作进一步深化,达成了新的合作框架协议。
全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司日前宣布推出动态解析度自适应(DRA)解码器软件的优化版本,主要面向已广泛应用的DesignWare® ARC™ Sound AS211SFX 和 各种AS221BD 音频处理器。
第一时间获取电子制造行业新鲜资讯和深度商业分析,请在微信公众账号中搜索“哔哥哔特商务网”或者“big-bit”,或用手机扫描左方二维码,即可获得哔哥哔特每日精华内容推送和最优搜索体验,并参与活动!
发表评论