摘要：  威尔逊维尔，俄勒冈州和上海，中国， 2012年5月22日—Mentor Graphics公司(纳斯达克：MENT)与中芯国际集成电路制造有限公司(“中芯国际”，纽约证券交易所：SMI，香港联合交易所：0981.HK)今天共同宣布中芯国际已采用Mentor Graphics Calibre® PERC电路可靠性验证解决方案为其最新的防静电(ESD)保护设计法之一。

关键字：  PERC电路，  系统级芯片，  嵌入式存储器

威尔逊维尔，俄勒冈州和上海，中国， 2012年5月22日—Mentor Graphics公司(纳斯达克：MENT)与中芯国际集成电路制造有限公司(“中芯国际”，纽约证券交易所：SMI，香港联合交易所：0981.HK)今天共同宣布中芯国际已采用Mentor Graphics Calibre® PERC电路可靠性验证解决方案为其最新的防静电(ESD)保护设计法之一。这么做有助于帮助客户大型、复杂的系统级芯片(SoC)的整个芯片，包括I/O、中芯国际或第三方的嵌入式IP 模块、以及eFuse嵌入式存储器，皆能达到ESD保护的要求。中芯国际采用Calibre PERC的解决方案，是因为它能自动结合网表(netlist)以及物理布局的标准和测量来进行先进的可靠性验证。此前，这个步骤一直主要是以手工完成的。

中芯国际设计服务中心副总裁汤天申表示：“随着器件击穿电压的变化，以及低功耗设计中不同电压域界面所带来的大量电路ESD防护脆弱点，新的应用和模型正给ESD设计者带来更大的挑战。我们提供了一个多管齐下的办法：在我们的IP库里包含强大的ESD保护，以Calibre PERC以及中芯国际的设计规则进行电路检测，并且根据我们客户具体的ESD性能及可靠性需求提供个别的咨询服务。我们也将在今年年中发行Calibre PERC设计工具包，让客户能够自己定义并且完成规则检测。”

中芯国际采用的Calibre PERC平台具备逻辑驱动布局分析能力，以确保所有的设计(包括中芯国际IP库和客户本身的设计)符合中芯国际的ESD设计规则。

部分ESD保护的关键技术包括：

· 在整个I / O环中为ESD保护设计提供一个共同的ESD接地通路，以确保安全放电

· 跨电压域(cross-voltage domain)和数字模拟界面保护

· 快速触发保护装置，以提高设计空间

· 低漏电保护电路和高抗闩锁能力(high latch-up immunity)

· 特别给IP内核和eFuse记忆体的本地ESD保护

Calibre PERC产品不仅能检测设计漏洞，并且为设计师提供了一个包含电路连接、布局结构、物理布局和设计规则的全面用以调试电路可靠性的环境。这在目前不是其他任何工具所能提供的。

Mentor Graphics的设计解决方案市场营销高级总监Michael Buehler-Garcia 表示：“设计师们意识到，无论他们的目标工艺节点是什么，电路的可靠性检测是一个日渐增长的问题，对自动操作的要求比过去更为复杂。这对于每一个连续节点上的良率和工艺长期可靠性的影响不断加大，因此设计者应规划把先进的可靠性检查，完整并永久地包含到设计流程内。”